什么樣的FFC排線特性阻抗需要匹配50Ω85Ω90Ω100Ω？

特性阻抗屬于長(zhǎng)線傳輸?shù)囊粋€(gè)概念，相對(duì)交流信號(hào)（高頻信號(hào)）而言的。信號(hào)在FFC排線傳輸中，信號(hào)到達(dá)傳輸線中任意一個(gè)點(diǎn)，排線與參考平面之間會(huì)形成電場(chǎng)，由于電場(chǎng)的存在，會(huì)產(chǎn)生一個(gè)瞬間小電流，這個(gè)小電流在排線中的每一點(diǎn)也是存在的。與此同時(shí)，信號(hào)也存在一定的電壓，這樣信號(hào)在傳輸過(guò)程中，排線的每一點(diǎn)等效成一個(gè)電阻，這個(gè)電阻就是我們所說(shuō)的特性阻抗，也通常叫特征阻抗或差分阻抗。注意，這個(gè)特性阻抗是針對(duì)高速傳輸排線，即高頻信號(hào)（大于100MHZ以上）而言，對(duì)于中低頻信號(hào)，可以忽略。

      如今高速傳輸線面臨許多在同一堆疊中實(shí)現(xiàn)的同步阻抗要求，如以太網(wǎng)的100Ω差分阻抗，90Ω的USB，85Ω的PCLe以及許多單端DDR要求。我們排線廠家必須遵循規(guī)范，以正確的阻抗選擇材料和布線走線。

      通常而言，較高的阻抗，插入損耗會(huì)比較好，衰減會(huì)比較小，85Ω和100Ω阻抗之間的損耗差高達(dá)14%。

        而較高阻抗的PCB確實(shí)又有具有更大的損耗；也就是說(shuō)，阻抗和損耗之間的關(guān)系與PCB關(guān)系又成反比。比如：目前PCIE平行對(duì)的線材阻抗有85歐姆和100歐姆兩種?；?span style="color:rgba(0, 0, 0, 0.9);font-family:mp-quote, -apple-system-font, BlinkMacSystemFont, "font-size:16px;background-color:#FFFFFF;">數(shù)據(jù)分析，PCB板子的層數(shù)多了，層間距變小了，要滿足原來(lái)的阻抗要求就可能導(dǎo)致線徑太細(xì)，不能滿足過(guò)電流的工藝要求，所以適當(dāng)?shù)亟档妥杩鼓繕?biāo)值來(lái)保證有足夠的走線寬度是很有必要的。

      4~6層主力布線層是top/botm，85Ω在表層線寬/間距會(huì)很大，100Ω的就會(huì)好很多。降低阻抗后，負(fù)載變重，抗干擾能力要強(qiáng)一點(diǎn)。4到6層板布線都在外層，需要考慮抗干擾能力；強(qiáng)制疊層和線寬間距的情況下，8層板厚度減少，阻抗就變低。